004085

(54) SEMICONDUCTOR DEVICE

(11) 59-4085 (A)

(21) Appl. No. 57-112839


(22) 30.6.1982


(71) FUJITSU K.K. (72) SHIYUNICHI MUTOU(4)

(51) Int. Cl3. H01L29/80

PURPOSE: To reduce a leak current and to raise a gate voltage, by superposing n type $AI_xGa_{1-x}As$ on GaAs to form a heterojunction and by adjusting a composition ratio x to raise a potential barrier in the vicinity of a gate electrode.

CONSTITUTION: A non-added GaAs channel 12, AlxGa1-xAs and Si-added Alx Ga_{1-x}As 14 and 15 are superposed on a half-insulating GaAs substrate 11. A composition ratio x is set at a fixed value of about 0.3 for the layers 13 and 14. The ratio of the layer 15 to the layer 14 is at the same value on the interface with the latter, and it increases gradually to x=0.4 on the surface. Electrodes 16 and 17 of AuGe/Au are attached for alloying, resistance connction layers 18 are provided on the channel 12, and an A gate electrode 19 is attached. A layer 20 is an electron storage layer. According to this constitution, the potential barrier on a contact interface between the gate electrode 19 and an electron supplying layer 15 is made larger than usual, and a leak current from the electrode 19 to the layer 15 is reduced. Thus, some margin can be left by setting a high gate voltage.





A: composition ratio x in Al

12- i Ja As 13- i Al x ga, x As

14- n Alx ga, -x As

15- graded Alx ga, As X=.3 et interface with 14 X=.4 at interface with electron 19

19 日本国特許庁 (JP)

①特許出願公開

⁽¹⁾ 公開特許公報 (A)

昭59-4085

⑤Int. Cl.³
H 01 L 29/80

識別記号

庁内整理番号 7925-5F 砂公開 昭和59年(1984)1月10日

発明の数 1 審査請求 未請求

(全 4 頁)

@半導体装置

创特

願 昭57-112839

②出 願 昭57(1982)6月30日

⑫発 明 者 武藤俊一

川崎市中原区上小田中1015番地

富士通株式会社内

@発 明 者 石川知則

川崎市中原区上小田中1015番地

富士通株式会社内

@発 明 者 冷水佐寿

川崎市中原区上小田中1015番地 富士通株式会社内

⑫発 明 者 南部和夫

川崎市中原区上小田中1015番地

富士通株式会社内

⑫発 明 者 西秀敏

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 松岡宏四郎

明 細 叫

1. 発明の名称 半導体装置

2. 特許請求の範囲

第1の半導体層と、該第1の半導体層より電子 親和力が小であり、かつn型不純物を含む第2の 半導体層とを有して、前記第1の半導体層と前記 第2の半導体層とがヘテロ接合を形成し、前記第 2の半導体層とがヘテロ接合を形成し、前記第 2の半導体層がら前記第1の半導体層に遷移する 電子によって構成される2次元電子層を電流路を する半導体装置であって、前記第2の半導体層を 構成する元素の組成化がゲート電極近傍において といティングポテンシャルが高くなる如くされて なることを特徴とする半導体装置。

3. 発明の詳細な説明

(n) 発明の技術分野

本発明は半導体装置に関し、特に本特許出願人が先に特願昭55-82035号により提案した半導体装置の改良に関する。

(14) 技術の背景

情報処理装置の能力及びコストパフォーマンスの一層の向上はこれに使用される半導体装置にかかっていると目され、論理演算装置の高速化、低消費電力化及び記憶装置の大容量化が強力に推進されている。

現在は専らシリコン (Si) 半導体装置が実用化されているが、Si 半導体装置の高速化はキャリアの移動度などの Si の物性により制約されるために、キャリア移動度が Si より遙かに大きいガリウム・砒素 (Ga As) などの化合物半導体を用いて、高速化、低消費電力化を実現する努力が重ねられている。

従来の構造のSiもしくはGaAs等の化合物を用いた半導体装置においては、キャリアは不純物イオンが存在している空間を移動する。この移動に際してキャリアは格子振動および不純物イオンによって散乱を受けるが、格子振動によるとしている。では物イオンによる散乱の確率が大きくなって、キャリアの移動度がこれによって制限される。

この不秘物散乱効果を排除するために不純物が 添加される領域と、キャリアが移動する領域とを 空間的に分離して、特に低温におけるキャリアの 移動度を増大せしめたものが本発明の対象とする 半導体装置である。

(i) 従来技術と問題点

抗性接続(オーミックコンタクト)領域である。

以上説明した構造の半導体装置において、ゲート電橋5は最も一般的にはアルミニウム(A1)によって構成されて、n型A 1 × G a 1 - × A s 盾3との間にショットキバリアが形成されてこの n型 A 1 × G a 1 - × A s 暦3は、この盾全体が必ずしもドナー不純物を含まず、G a A s 暦2とのヘテロエピタキシャル接合がある。この協力というである。こののA 1 × G a 1 - × A s 層3のA 1 の組成比 X は従来の、3程度であり、第1図(a)の各層に対応させて第1会に側示する如く、A 1 × G a 1 - × A s 層全体を通じてA 1 の組成比 X が一定である構造が普通である。

これは A 1 の組成比 X を 0 . 3 程度より大きくするならば、 (イ) ヘテロ接合における格子整合が悪化して接合界而に乱れを生じ易い。 (ロ) A 1 x G a 1 - x A s 層中に A 1 に伴って酸素が混入し、キャリアのトラップとして作用する深いレ

ベルが形成されて結晶の電子的特性に悪影響を与え易い等の問題を生ずるためである。

しかしこのAIの組成比 0 . 3 程度のAIxGa1-xAs屑 3 上にゲート電橋 5 が配設されている場合には、AIxGa1-xAs屑 3 とゲート電極界面でのピルティングポテンシャルが比較的低い為にゲート電橋 5 からA 1×G ai-xAs屑 3 へ流れるリーク電流を生じ、ゲート電極に印加する電圧に制限を受けてしまうという問題がある。

(d) 発明の目的

本発明は、ゲート電極に於けるリーク電流を低減し、ゲート電極に印加される電圧に余裕をもたせることが可能な半導体装置を提供するにある。

(e) 発明の構成

本発明の前記目的は、第1の半導体層と、該第1の半導体層より電子観和力が小であり、かつn型不純物を含む第2の半導体層とを有して、前記第1の半導体層とがヘテロ接合を形成し、前記第2の半導体層から前記第1

の半導体層に遷移する電子によって構成される2次元電子層を電流路とする半導体装置であって、前記第2の半導体層を構成する元素の組成比がゲート電極近傍においてビルティングボテンシャルが高くなる如くされてなることにより達成される。

ての最適化条件に従って構成するものである。

混晶系化合物半導体の物性を制御するパラメータとしては混晶の組成比と、これにドープされる不純物濃度とが挙げられるが、本発明は混晶の組成比について前記のそれぞれ独立した最適化を実施するものである。

(f) 発明の実施例

以下本発明を実施例により図面を参照して具体的に説明する。

第2図(a)はGaAs及びAlxGat-xAsを用いて構成された本発明の実施例の断面図、第2図(a)は本実施例におけるAlの組成比Xの分布例を第2図(a)の各層に対応させて示す図表である。 本実施例の半導体装置は大略下記の如くに製造される。

半絶縁性のGaAs基板11上に分子線結晶成 長法(Molecular Beam Epit axy:以下MBE法と略称する。)によって実 質的に不純物を含有せず、厚さ1(μm)程度の GaAs層(チャネル層)12と、AIxGa1 - x A s 層の実質的に不純物を含有しない厚さ 6 (n m) 程度の領域 1 3 . 2 × 1 0 (cm ⁻³) 程度の濃度に例えばシリコン (S i) がドープされた厚さ 3 (n m) 以上の領域 1 4 及び同一ドーピング濃度の厚さ 5 0 乃至 1 0 0 (n m) 程度の領域 1 5 とを順次形成する。

本実施例において A 1 x G a 1 - x A s 層の A 1 の組成比 X は、第 1 の不純物を含有しない領域 1 3 及び第 2 の不純物をドープした領域 1 4 については X = 0 . 3 程度の一定値であり、最後の不純物をドープした領域 1 5 については、前記領域 1 4 に接する端においては領域 1 4 に等しく、次第に X が増大すなわち A 1 の組成比が増大して、第 2 の半導体層の上表面においては X = 0 . 4 程度に到っている。

前記エピタキシャル成長層を形成した後に、金・ゲルマニウム(AuGe)/金(Au) 層をソース電極 16及びドレイン電極 17を配設する位置に選択的に蒸着し、更に温度 450 (で) 時間3分間程度の熱処理を施してこれを合金化し、チ

+ ネル層である G a A s 層 1 2 との抵抗性接続領域 1 8 を形成する。次いでゲート電極 1 9 を例えばアルミニウム (A I) を用いて従来技術によって形成する。なお 2 0 は電子薪精層を示す。

以上説明した製造方法によって得られる本実施例の半導体装置のエネルギ帯を第3図に示す。たたし第3図においては第2図(a)と同一符号によって対応部分を示し、一点鎖線にて示したE f はフェルミ準位、実線にて示したE c は伝導帯、E v は価電子帯の従来技術によって A 1 x G a 1 - x A s 層全体について A 1 の組成比 X が 0 . 3 程度は本発明の前記実施例において従来例と異なる状態を示す。

第3図より明らかなる如く、木発明の構造においては、ゲート電極19とA1Ga1-xAs層の領域15との接触界而におけるバリアの大きさが従来より増大し、ビルティングポテンシャルVbiが増大する為、ゲート電極19からA1xGa1xAs層の領域15へ流れるリーク電流を低

The second se

被でき、従来よりも高いゲート電圧を設定できる。なお先に述べた如く、AlxGal-xAs層のAlの組成比Xを増加することは格子整合については不利な条件ではあるが、このことは、組成比Xの増加勾配の選択によって容易に解決することができ、酸素の混入によるキャリアのトラップの増加もMBE成長法の改良によってかなり改善できる。

なお、ソース及びドレイン電極をゲート電極と は異なる半導体面上に形成しても良い。

更に以上の説明はGaAs/AlGaAsを用いた半導体装置を例としたが、半導体装置は例えばガリウム・アンチモン(GaSb)とアルミニウム・ガリウム・アンチモン(AlyGal-ySb)との組合せ等によっても構成することが可能であって、この様なGaAs/AlGaAs系以外の材料による半導体装置についても本発明を同様に適用することが可能である。

(8) 発明の効果

本発明によれば以上説明した如く、ゲート電極

時間昭59-4085 (4)

近榜での半導体層の元素の組成比をビルティング ボテンシャルが高くなるように選択することによ り、ゲート電極に於けるリーク電流を低減でき、 ゲート電極に印加する電圧に余裕をもたせること ができる。

4. 図面の簡単な説明

第1図(a)は従来例を示す断而図、第1図(b)はその各層の A 1 の組成比 X を示す図表、第2図(a)は本発明の実施例を示す断面図、第2図(b)はその各層の A 1 の組成比 X を示す図表、第3図はそのエネルギ帯を示す図表である。

図において1はGaAs荔板、2はGaAs屑、3はA1xGa1-xAs屑、4は電子帯積屑、5はゲート電極、6はソース電極、7はドレイン電極、8は抵抗性接続領域、11はGaAs荔板、12はノン・ドープGaAs屑、13はA1xGa1-xAs屑の人ンドープ領域、14はA1xGa1-xAs屑の根子供給領域、15はA1x

域、19はゲート電極、20は電子蓄積層を示す。 代理人 弁理士 松岡 宏四郎接頭 「禁煙」 を指す

